6月30日まで 新規会員登録とパッケージ出品で 2000円割引クーポンプレゼント! ※無くなり次第終了 ご利用方法
山ノ内 悠貴

山ノ内 悠貴

ASIC/FPGA設計に現役で従事。仕様書レビューから、技術質問まで何でも承ります。


  • 本人確認
  • 機密保持確認
  • 電話確認
  • ランサーズチェック

実績数

0

評価

0

0

完了率

--- %

リピーター

---

自己紹介

ASIC/FPGA設計に現役で従事。仕様書レビューから、技術質問まで何でも承ります。

【Lancersでの実績が浅いため特別価格で承り中】

現役でASIC/FPGA設計に従事しています。
以下経験あり。
>ASIC/FPGA仕様書検討、作成
>RTL設計
>論理シミュレーション
>実機評価環境の構築構築
>実機評価

お仕事の依頼は、以下を承っております!
*仕様書レビュー
*HDL言語のコーディングレビュー
*実機評価環境の構築検討
*技術質問への回答

その他私の経験を元にお力になれることでしたら、可能な限りお受け致します。
是非ご相談ください。

稼働時間の目安
仕事できます
得意なカテゴリ
セキュリティ対策
テスト・デバッグ・検証・評価
ハードウェア機構設計・機械設計
得意な業種
IT・通信・インターネット
メーカー
工業・製造
得意なスキル
Verilog 10年以上
登録日
2023年6月3日
メッセージ返信率
---%
メッセージ通知
お知らせ
メールの受信
見積もり・仕事の相談

実績・評価

このプロフィールを通報する

メッセージをする

最終ログイン:30日前以上 稼働時間の目安:仕事できます